<図書>

Formal VLSI correctness verification : proceedings of the IFIP WG 10.2/WG 10.5 International Workshop on Applied Formal Methods for Correct VLSI Design / sponsored by IMEC, Houthalen, Belgium, 13-16 November, 1989 ; edited by Luc J.M. Claesen

(VLSI Design methods;v. 2)

所蔵情報を非表示

1

本郷キャンパス

配架場所 巻 次 請求記号 登録番号 状 態 文庫区分 刷 年 コメント
工2・図書室
549.7:C74:2 1010337721


書誌詳細を非表示

出版者 Amsterdam ; New York : North-Holland
出版者 New York, N.Y. : Distributed in the U.S. and Canada, Elsevier Science Pub. Co.
出版年 1990
大きさ xv, 427 p. ; 24 cm
一般注記 Includes bibliographical references
著者標目 *IFIP WG 10.2/WG 10.5 International Workshop on Applied Formal Methods for Correct VLSI Design (1989 : Houthalen, Belgium)
Claesen, Luc J. M.
Interuniversity Micro-Electronics Center
件 名 LCSH:Integrated circuits -- Very large scale integration -- Design and construction -- Data processing -- Congresses
LCSH:Computer-aided design -- Congresses
LCSH:Integrated circuits -- Very large scale integration -- Testing -- Congresses
分 類 LCC:TK7874
DC20:621.39/5
本文言語 英語
書誌ID 2000189254
ISBN 0444886885
NCID BA10229690 WCLINK

ページトップ